(54) FIELD-EFFECT TRANSISTOR


(11) 2-266569 ·A ~43) 31.1(.199((19) JP

(21) Appl. No. 64-87691 (22) 6 4.1969 (71) FUJI ELECTRIC CO LTD (72) SHOJI KITAMURA

(51) Int. CF. H01L29 784

PURPOSE: To achieve an improved breakdown strength and large current characteristics and allow a transistor to be produced inexpensively by providing a GaAs insulated gate field-effect transistor on an Si substrate.

CONSTITUTION: An n-type GaAs first region 3 is formed on an n-type Si substrate 2. pt type GaAs and pt type GaAs second regions 4 and 5 are formed on the surface of the first region 3 selectively, and an no type GaAs third region 6 is formed on the surface of the second regions 4 and 5 selectively. A CaF, gate insulating film 7 is formed on one part of the first region 3 and the third region 6 and one part 5 of the second region sandwiched by them and then an Al gate electrode & is formed on it. AuZn Au and AuGe source electrodes 10b and 10a are formed so that they may contact the surface of another part of the second region 4 and another part of the third region 6 simultaneously and Al drain electrode is formed on the rear surface of the GaAs substrate 2. Thus, it becomes inexpensive to produce an Si substrate and becomes possible to achieve high speed, low power controllability, improved breakdown strength, and large current owing to a vertical type MIS structure using GaAs basically.



fi drain electrode 💠 isolation taver

257/192

◎公開特許公報(A) 平2-266569

Dint. Cl.

庁内藍理番号

◎公開 平成2年(1990)10月31日

H 01 L 29/784

8422-5F H 01 L 29/78

321 B

審査請求 未請求 請求項の数 1 (全5頁)

◎発明の名称 電界効果トランジスタ

到符 頭 平1-87691

□出 頭 平1(1989)4月6日

② 発明 者 北村

洋 司 神奈

神奈川県川崎市川崎区田辺新田1番1号 富士電優株式会

社内

回出 頭 人 富士電視株式会社 四代 理 人 弁理士 山口 一 巖 神奈川県川崎市川崎区田辺新田1番1号

明 石 1

1. 発明の名称 電界効果トランジスタ

2.特許請求の延囲

3.発明の詳細な説明

〔反案上の利用分野〕

本発明は、電界効果トランジスタに関し、さら

に詳しくは、GaAs 絶疑ゲート電界効果トランジスタ (以下、MISFETと称す)の君子構造に関する。

〔従来の技術〕

双在、電力用スイッチング素子として、2重拡 数技術を用いたSIパワーMOSFETが使われて いる。しかし、この素子は、高耐圧構造ではON 抵抗が高くなってしまい大電流を従すのが難しい。 これに対して、導電変類型MOSFETが使素 されているが、素子構造、作製プロセス等の問題

そこでSiに代わって、高移動度を有するGaAsを用いればSiパワーMOSFETに比べて大電流、高耐圧の電子が実現できる可能性がある。

Galsを用いた場合のチャネル線造としては、Gals / Al Gals 等の半導体へテロ界面の 2 次元電子を利用するもの、Caf, / Gals 等のお化物とGals 界面の反転器を利用するものが考えられる。

しかし、ウエハーコスト、ウエハーサイズ、弦 皮、熱伝導、重さ等で、SittGaAsよりも扱れてお

FTGAAS . M 1 S F E T IISi . MOSFE丁に対し充分な民位性を持たないと考

エピタキシャル成長させたCaF。原をゲート絶縁 異として用いて製作されたGales - MISFETを 算3回に示す。

- 負方、SI 蓋板上へのGaAs のへナロエピタキシー 芸術が最近柱目されている。 ずなわち、S1 基板と 『a.A.s. 成長顧問の格子不要合(格子定数是 4.1%) を凝ねするためのパッファ 層 形成 技術として、 2 及解収長性や、登田格子を用いる方法等が复案さ れている。前者は庇長層と同じ材料のne程度のご く言い鏡(パッファ夏)を低温でまず成長させ、 次に通常の応長温度でエピタキシャル成長を行う もの、後者は圧枯子をバッファ暦とするものであ り、ともにパッファ層でミスフィット転替を製収 し、良気の症長期を得ようとするものである。

[発明が解決しようとする区理]

従来、第3回に示す如き構造のGaAs・MISF ETが製作されているが、完分な高副圧性。大電

尼6aAs 蓋板の表面に形成されたドレイン電極とそ 異确してなり、前記ゲート絶経膜とのヘテロ界面 での反反だをチャネルとすることを視応上の特徴 とするものである。

〔作用〕

Si基板を用いることで、コスト毎を低減できる。 また、FET特性はSi上のGaAs品で決まり、以下 のように高耐圧。大電気化が可能となる。すなわ ち、ゲート電圧によりゲート絶縁原とGaldsの昇面 にポテンシャルの井戸すなわち反転層が形成され、 チャネルとなる。電気は、ドレイン電極からGaAs 益臣および男!領域内を伝れ、 削記チャネルを通 ってソース電话に流れる。この寝草構造のため 0 N丘抗が低くなり大電気特性が得られる。また、 ドレイン電圧が上昇すると、空乏層が第1領域に 広がって電圧を保持するので、高耐圧特性が得ら

〔実施例〕

以下、図に示す実施例により本発明をさらに非 しく説明する。なお、これにより本発明が限定さ

既特性を持られない問題点があった。

また、ウェハーコスト、ウェハーサイズ、弦皮、 熱伝導、重さ等では、むしろGaAs を用いるとSiよ りも劣る問題点があった。


徒って、本発明の目的とするところはGalsを用 いて充分な高尉圧住と大電讯特性とを摂ることが できると共に、Siの利点をも取り入れた構造のM ISFETを提供することにある。 【既赶を解決するための手段】

本見明の電界効果トランジスタは、第1年電型 のSi基板上に形成された第1年電型Gallsの第1類 域と、その第1領域の表面に選択的に形成された 第2年電型Baksの第2領域と、この第2領域の表 面に選択的に形成された高不純物濃度で第1導電 型GaAsの第3領域と、前記第1領域と第3領域の 一郎とそれらの間に挟まれた第2領域の一部の上 に形成されたゲート連絡戻と、そのゲート連絡膜 の上に形成さたゲート電極と、 前記第2領域の他 の一部と前記第3項域の他の一部の表面に同時に コンタクトするよう形成されたソース電磁と、前

れるものではない。

第1回は本発明の一実筋例のMISFET1を 示すものであって、 n・型5i 蓋板 2 上に n 型GaAs の第1領域3かだ広され、その第1領域3の表面 に選択的に p・型GaAs e p・型GaAs の第2頃 頃 4 . 5 が形成され、その第2 領域 4. 5 の表面に支択 的に n = 型Galsの第3領域6が形成されている。 男 1 領域 3 と 第 3 領域 6 の一部とそれらの間に決 まれた第2領域の一部5の上にはCaf,のゲート絶 経取7が形成され、その上にAIのゲート電攝&が 形成されている。また、第2領域 4 の他の一部 4 と第3領域6の他の一品の表面に同時にコンチク トするようにAuZn/AuとAuGeのソース電極10 b. IOaが形成され、また、GaAs 五板 2 の裏面にはAl のドレイン電極が形成されている。さらに、SiO。 のアイソレーション用口が形成されている。

第 3 図(a) ~(i) は、上足MISFETの製造工 程を各々示したものである。以下、賴に説明する。 (a) n 型Si (1×10 ca- . 300 μm)を基板 2 上 に n 型GaAs (~ 1 ×10°° са-°. 40 дв) をМОСV



D 世を用いた 2 取階成長性でエピタキシャル成長させて第1 知城 3 を形成する。すなわち、まず第1 段階として、Si 五板を高温(900 で) で処理し、その後 (50 でないしそれ以下でパッファ暦 (20 nm 程度) の低温成長を行い、次に類 2 段階として、成長温度750 でで n GaAs を成長させた。

- (b) 第1 領域 3 の表面にSiO, をスパッチまたは蒸 着し、フォトエッチングでマスクを形成し、Mg ま たはZo のインプラ (ドーズ量 1 ×10¹⁹ cm⁻¹)。 戻さ 3 μa 程度)を行い、p⁻型GaAs の第 2 領域 4 を返 択的に形成する。
- (c) S10,のマスクの一路を除去し、更にMaまた はZnのインブラ(ドーズ量 1 × 10¹¹ ca⁻¹、及さ 1 μa) を行い、p⁻² Eaksの 東 2 領域 5 を形成する。
- (d) アニールにより、男2領域(. 5 を活性化する。
- (e) SiO,のマスクを除去し、再び全面にSiO,を被 着し、フォトエッチングでマスク形成後、Siのイ ンプラ (ドーズ量 1 ×10''ロ''. 戻さ0.5 μm) を 行い、n^{*}型GaAsの第 3 領域 6 を形成する。・・

また、Al, Ga, - As またはInSeを用いる場合にも、 電極との間にn・型GaAs 層を形成する以外は、 上 配と同様なプロセスで実現できる。また、エピタ キシャル成長性は、MBE性、VPE性でも可能 である。

本発明の電界効果トランジスタはSi 基板を用いることで実価である。

また、基本的にはGLAS 減型FETであるためドレイン電流が大きく、半導体表面の利用効率が良い。また、第1領域3が高計圧化のための低濃度領域として個く。さらに、Siより高移動度でパンドギャップの大きいGLAS を用いているから、高周徳特性が良好となり、〇N抵抗も低くなり、高温動作も可能となる。

第1表に上記MISFET1の特性を示す。また、比較のためにSi・MOSFET(副圧500 V/電波容量10 A、同1000 V/5 A) の特性を例示する。第1表から理解されるように、チャブ当たりの電流容量が3倍になると共に、アンペア当たりのコストも1/3に低減し得る。

- (1) アニールにより活性化し、SiO,のマスクを除去し、全面にCaF,をエピタキシャル或長する。具体的には、MBE供を用い、表面を化学処理性、基板温度450℃でCaF,を成長した。 そして、フォートエッチングにより、国に示す四き部分以外のCaF,を除去する。これによりゲート連続取りが形成される。
- (1) 表面および裏面にAIを装着し、表面側は図に示す部分のみを基すようにエッチングする。ケートを登録了上のAI層がゲート電話8となり、裏面のAI層がドレイン電話9となる。
- (h) 次にフェトエッチング工程を延て、第2項域 4上のみにAuZn/Auを接着する。前記第3項域 6 上のAl 届と共にソース電路10 a. 10 b となる。
- (i) フォトエッチング工程を任て、SiO,のアイソ レーション 用11を図に示すように形成する。

以上によりMISFET1が製造される。なお、 ゲートを経験7として、CaF,の代わりに他の発化 物または AIRのような変化物を用いる場合でも同 様なプロセスで実現できる。 --- --

また、同一SI基板上でのSiま子との複合化も可能である。

医一1 表

,	21Y2 - X12	Saks - MISFET on Si		Sı • XOSFET	
K: H	500Y	1000Y	500Y	10004	
チップサイズ (mg	5, 10	5. 30	5. 1 ^D	5. 30	
オン丘抗 (D	0.11	0. 34	0. 55	1.7	
1, (A) 27.0	15. 3	10	5	
アンペア当たりのコス	F 0. 37	0. 32	1	1	

(発明の効果)


本発明の電界効果トランジスタは、S1 五板を用いることで実価である。また、基本的にはGaAs を用いた模型のMIS 構造であるため、高速、低電力制御性、高副圧、大電板化に使れており、電力用スイッチング量子として低めて有用である。


4. 図面の簡単な説明


第1回は本発明の一実施例のMISFETの断面図、第2回(a)~(i)は第1回に示すMISFETの製造工程を示す断面図、第3回は従来公知のGaAs・MISFETの断面図である。


1 -- MISFET、2 SI基板、3 -- 野1 領域、4.5 --- 第2 領域、6 -- 第3 領域、7 -- ゲートを 程度、8 --- ゲート電話、9 -- ドレイン電極、10 a。 10 b -- ソース電極、11 -- アイソレーション層。

Karvat m D W









第3図

-447-

BEST AVAILABLE COPY